PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-080544

(43) Date of publication of application: 13.03.1992

(51)Int.Cl.

F24F 11/02

(21)Application number: 02-196641

(71)Applicant: MATSUSHITA REFRIG CO LTD

(22)Date of filing:

24.07.1990

(72)Inventor: HIROSE KENJI


KURACHI MASAO

(54) COOLING AND HEATING DEVICE

(57)Abstract:

PURPOSE: To enable uniformization of flow rates to a plurality of refrigerant pumps by a method wherein a control device comprises an individual differential pressure computing means for a plurality of refrigerant pumps, and average value computing means, a differential pressure computing means, a number of pulses setting means for a flow rate value, and a pulse outputting means.

CONSTITUTION: A control device 32 comprises an individual differential pressure computing means 27 to subtract a value detected by a refrigerant pump inlet pressure detector 23 from values detected by outlet pressure detectors 24, 25, and 26 of a plurality of refrigerant pumps 8, 9, and 10, an average value computing means 28 to average to values of the individual differential pressure computing means, a differential pressure computing means 29 to calculate to differential pressure of each refrigerant pump through subtraction of an average value from a computing value,



a number of pulses setting means 30 to control the limits of flow rate valves 20, 21, and 22 according to the absolute value of a differential pressure, and a pulse outputting means 31 to output the number of pulses to the flow rate valves. This constitution enables uniformization of flow rates to a plurality of the refrigerant pumps and prevents the occurrence of deficiency in capacity of a cooling heating device and breakage of the refrigerant pump.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特許庁(JP)

① 特許出題公告

許 公 報(B2) ⑫特

 $\Psi 4 - 80544$

Solnt, Cl. 5

識別記号

庁内整理番号

❷❸公告 平成 4年(1992)12月18日

H 01 L 29/788 G 11 C 16/02 H 01 L

8225-4M 29/78 H 01 L 27/10 G 11 C 17/00 371 434307

発明の数 1 (全5頁)

D

❷発明の名称 半導体不揮発性配憶装置の書き込み及び消去方法

判 平3-6720

创特 頤 昭57-3584 69公 朗 昭58-121679

顧 昭57(1982)1月12日

@昭58(1983)7月20日

70発 明 者 松 尾 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹 製作所内

勿出 頤 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

19代理人 弁理士 古 川 外2名 杂

審判の合議体 審判長 平沢 正幸 伸幸 審判官 石川 審判官 山本 **一**正 図参考文献

特開 昭55-160471 (JP, A) 特開 昭56-33882 (JP, A) 特開 昭51-77142 (JP, A) 特開 昭52-144981 (JP, A)

特開 昭49-16387 (JP, A)

1

2

釣特計請求の範囲

1 半導体基板の主面部に互いに所定間隔をおい て形成されたドレイン不純物拡散層及びソース不 純物拡散層と、上記半導体基板と上記ドレイン不 にわたつて形成された第1絶縁膜、この第1絶縁 膜上に配設されたフローテイングゲート導電体層 と、このフローテイングゲート導電体層上に第2 絶縁膜を介して対向配設された制御ゲート導電体 消去方法において、上記フローテイングゲート導 電体層は上記ドレイン不純物拡散層の上方から上 記ドレイン不純物拡散層及び上配ソース不純物拡 散層間の上記半導体基板の上方を通つて上記ソー ス不純物拡散層の上方に達して設けられ、上配第 15 1 絶縁膜における上記フローテイングゲート導電 体層直下の厚さは10~300Åの範囲内で同一厚さ とし、上記制御ゲート導電体層に正の電位を印加 するとともに上記ドレイン不純物拡散層及び上記 ソース不純物拡散層の一方の不純物拡散層に上配 20 制御ゲート導電体層に印加する正の電位より低い

電位を印加して、上記一方の不純物拡散層側に位 置する上記第1の絶縁膜を通り抜けさせてフロー テイングゲート導電体層に電子を蓄積させ、上記 制御ゲート導電体層に接地電位を印加するととも 純物拡散層と上記ソース不純物拡散層の各表面上 5 に上記ドレイン不純物拡散層及び上記ソース不純 物拡散層の他方の不純物拡散層に正の電位を印加 して、上記他方の不純物拡散層と上記フローテイ ングゲート導電体層との間に介在する上記第1の 絶縁膜のトンネル現象によつて上記フローテイン 層とを有した不揮発性メモリセルの書き込み及び 10 グゲート導電体層に蓄積された電子を上記他方の 不純物拡散層に引き抜くことを特徴とする半導体 不揮発性配憶装置の書き込み及び消去方法。

発明の詳細な説明

[産業上の利用分野]

この発明は電気的書込みおよび電気的消去が可 能な半導体不揮発性記憶装置(以下「不揮発性メ モリ」と呼ぶ)の魯き込み及び消去方法に関する ものである。

[従来の技術]

近年、非常に注目を浴びている、電気的書込み および電気的消去が可能な不揮発性メモリとし

T, EEPROM(Electrically Erasable Read Only Memory) がある。

この発明の理解を容易にするために、 EEPROMの概要を述べる。

通常、酸化シリコン (SiO₂) 膜に20~30V程度 5 の電圧が印加されても極めて微少なリーク電流し か流れない。しかし、SiOz膜がこのような良好 な絶縁特性を示すのは、SiOz膜の膜厚が500Å程 度以上である場合に限られ、このSiO₂膜の膜厚 に20V程度の電圧を印加すると約10'V/cm以上 の電界が生じ、この電界によつて電子が負極側か ら正極側へこのSiOz膜のエネルギ障壁を飛び越 えるのではなくこのSiOz膜の禁止帯を通り抜け すでに周知であるFowler - Nordheimトンネル 現象(以下「トンネル現象」と呼ぶ)であり、こ のトンネル現象は、電子がSiOz膜に生ずる電界 の方向に従つていずれの方向にも移動し得る両方 スタに利用したものがEEPROMである。

以下、電界効果トランジスタ(FET)構造の フローテイングゲート形メモリセルを用いたnチ ヤネル形EEPROMを例にとり説明する。

リセル部を示す側断面図である。

図において、1はp形シリコン(Si) 基板、2 および3はそれぞれp形Si基板1の一方の主面部 に互いに所定間隔をおいて形成されたn形ドレイ びn形ソース不純物拡散層(以下「ソース」と呼 ぶ)、4はドレイン2、ソース3およびp形Si基 板1の各表面上にわたつて形成されたSiOz膜で ある。5はSiO₂膜4内に、ドレイン2の上方か 上方を通つてソース3の上方に達するように埋設 されたフローテイングゲート導電体層(以下「浮 遊ゲート」と呼ぶ)、6は浮遊ゲート5のドレイ ン2側の端部とドレイン2との間のSiOz膜4か に、10~300 A程度にしたトンネルSiOz膜であ る。なお、浮遊ゲート5のドレイン2側の端部以 外の直下のSiOz膜4の膜厚は、トンネル現象が 生じないように、500人以上になつている。7は

SiOx 膜4内の浮遊ゲート5の上方の部分に、浮 遊ゲート5との間にトンネル現象が生じないよう な距離をおいて埋設された制御ゲート導電体層 (以下「制御ゲート」と呼ぶ) である。

次に、この従来例の動作について説明する。

ここで、浮遊ゲート5に電子を充電することを 書込みと言い、浮遊ゲート5から電子を放出する ことを消去と言う。

まず、書込みの場合には、ドレイン2、ソース を例えば100~200 A程度に薄くしてこのSiOz膜 10 3 および p 形Si 基板 1 を接地し、トンネルSiOz 膜6にトンネル現象を生じさせるに必要な大きさ の電界が発生するように、p形Si基板1に対して 正の電圧を制御ゲート7に印加すると、電子がp 形Si基板1からドレイン2を通りトンネルSiOz て移動してこのSiOz膜に電流が流れる。これは、15 膜6をトンネル現象によつて通り抜けて浮遊ゲー ト5に注入される。この浮遊ゲート5への注入電 子によつて、浮遊ゲート5が充電されて、書込み が終了する。この浮遊ゲート5を充電した電子 は、浮遊ゲート5がSiOz膜4によつて取り囲ま 向性である。このトンネル現象をメモリトランジ 20 れているので、制御ゲート7に印加されている正 の電圧を取り除いても、浮遊ゲート5に保持され ている。

次に、消去の場合には、制御ゲート7、ソース 3およびp形Si基板 1を接地し、トンネルSiO₂ 第1図は従来のnチヤネル形EEPROMのメモ 25 膜6にトンネル現象を生じさせるに必要な大きさ の電界が発生するように、p形Si基板1に対して 正の電圧をドレイン2に印加すると、トンネル SiOt膜 6 に上記書込みの場合とは逆方向の電界 が生じ、浮遊ゲート5に蓄積されている電子が浮 ン不純物拡散層(以下「ドレイン」と呼ぶ)およ 30 遊ゲート 5 からトンネルSiO₂膜 6 をトンネル現 象によつて通り抜けドレイン2を経てp形SiO基 板1に放出されて、消去が終了する。.

さらに、読み出しの場合には、浮遊ゲート5に 電子が蓄積されているかどうかによつて制御ゲー らドレイン2およびソース3間のp形Si基板1の 35 ト7のしきい値電圧が変化するので、このしきい 値電圧の変化に基づくドレイン2およびソース3 間のON状態とOFF状態とによつて"1"と "0"との論理信号を得ることができる。

一般に、トンネル現象によつてトンネルSiO₂ らなりその膜厚を、トンネル現象が生じ得るよう 40 膜を通り抜ける電子の一部がトンネルSiO₂膜中 のトラップに捕獲されてトンネルSiOz膜中に残 留し、このトンネルSiOz膜中の残留電子数は電 子のトンネルSiOz膜を通り抜ける回数に比例し て増加する。

[発明が解決しようとする課題]

ところで、この従来例のメモリセルでは、鸖込 み時と消去時とにおいて同一のトンネルSiOz膜 6を電子が通り抜けるので、トンネルSiO₂膜 6 中に残留する電子数の、魯込みと消去とを繰返え 5 す魯換え回数に比例して増加する割合が大きい。 従つて、少ない魯換え回数で、トンネルSiOz膜 6中に、制御ゲート7のしきい値電圧を変化させ る程の電子数が残留して沓換えが不可能になるの た。また、魯込み時に電子の移動する方向と、消 去時に電子の移動する方向とが全く逆方向である ので、電子の移動方向が一方向である場合に比べ て、トンネルSiOz膜6の劣化が早くなり、メモ リセルの信頼性が悪いという欠点もあつた。

この発明は、上述の欠点に鑑みてなされたもの で、ソース拡散層およびドレイン拡散層が形成さ れた半導体基板上に、基板上、ソース拡散層上、 ドレイン拡散層上の各部が同一の膜厚を有するト たつてフローテイングゲートを形成し、かつその 上方に第2の絶縁膜を介してフローティングゲー トとほぼ同一幅の制御ゲートを形成し、かつ浮遊 ゲートへの電荷の書き込みをソース側またはドレ イン側のいずれか一方から行ない、電荷の読み出 25 しをその他方から行なうようにすることにより、 浮遊ゲートへの電荷の書き込み、消去を異なる経 路で実行でき、絶縁膜中の電荷の滯留を減少で き、信頼性がよく、しかも、寿命が長く、消去が 容易でデータの読み出しスピードが速いメモリセ 30 ルを有する不揮発性メモリの書き込み及び消去方 法を提供することを目的とする。

[課題を解決するための手段]

上記目的を達成するために、本発明は半導体基 板の主面部に互いに所定間隔をおいて形成された 35 ドレイン不純物拡散層及びソース不純物拡散層 と、上記半導体基板と上記ドレイン不純物拡散層 と上記ソース不純物拡散層の各表面上にわたつて 形成された第1絶縁膜、この第1絶縁膜上に配設 ローテイングゲート導電体層上に第2絶縁膜を介 して対向配設された制御ゲート導電体層とを有し た不揮発性メモリセルの書き込み及び消去方法に おいて、上記フローテイングゲート導電体層は上

記ドレイン不純物拡散層の上方から上記ドレイン 不純物拡散層及び上配ソース不純物拡散層間の上 配半導体基板の上方を通つて上配ソース不純物拡 **散層の上方に達して設けられ、上記第1絶縁膜に** おける上記フローテイングゲート導電体層直下の 厚さは10~300人の範囲内で同一厚さとし、上記 制御ゲート導電体層に正の電位を印加するととも に上記ドレイン不純物拡散層及び上記ソース不純 物拡散層の一方の不純物拡散層に上記制御ゲート で、メモリセルの寿命が短いという欠点があつ 10 導電体層に印加する正の電位より低い電位を印加 して、上記一方の不純物拡散層側に位置する上記 第1の絶縁膜を通り抜けさせてフローティングゲ ート導電体層に電子を蓄積させ、上配制御ゲート 導電体層に接地電位を印加するとともに上記ドレ 15 イン不純物拡散層及び上配ソース不純物拡散層の 他方の不純物拡散層に正の電位を印加して、上記 他方の不純物拡散層と上配フローティングゲート 導電体層との間に介在する上記第1の絶縁膜のト ンネル現象によつて上記フローテイングゲート導 ンネル絶縁膜を介してこの2つの拡散層上方にわ 20 電体層に蓄積された電子を上記他方の不純物拡散 層に引き抜くことを特徴とする半導体不揮発性配 憶装置の書き込み及び消去方法を提供しようとす るものである。

[発明の実施例]

第2図はこの発明の一実施例のnチャネル形 EEPROMのメモリセル部を示す側断面図であ

図において、第1図に示した従来例の符号と同 -符号は同等部分を示し、その説明は省略する。

6 cは浮遊ゲート 5 直下に形成されたSiOz膜 であり、ドレイン2上、ソース3上およびその間 の半導体基板上ですべて同じ膜厚を有し、かつそ の膜厚をトンネル現象が生じ得るように10~300 A程度にしたトンネルSiO₂膜である。

次に、この実施例の動作について説明する。 まず、費込みの場合には、ソース3およびp形 Si基板 1 を接地し、ドレイン側トンネルSiOz膜 およびソース側トンネルSiOz膜にトンネル現象 を生じさせるに必要な大きさの電界が発生するよ されたフローテイングゲート導電体層と、このフ 40 うに、p形Si基板1に対して正の電圧を制御ゲー ト7に印加するとともに、ドレイン2にもこれと 同程度の正の電圧を印加する。この状態では、制 御ゲート7とドレイン2とはほぼ同電位で電位差 がないから、ドレイン側トンネルSiOz膜に電界 がほとんど発生しないので、ドレイン2からドレ イン側トンネルSiOx膜を通しての浮遊ゲート5 への電子のトンネル注入が行なわれることなく、 電子がp形Si基板1からソース3を経てソース側 遊ゲート5に注入される。この浮遊ゲート5への 注入電子によつて、浮遊ゲート5が充電されて、 魯込みが終了する。

次に、消去の場合には、第1図に示した従来例 の消去の場合と同様に、制御ゲート7、ソース3 10 行なうことができる。 およびp形Si基板 1 を接地し、ドレイン側トンネ ルSiO₂膜にトンネル現象を生じさせるに必要な 大きさの電界が発生するように、p形Si基板 1 に 対して正の電圧をドレイン2に印加すると、浮遊 ゲート5に蓄積されている電子が浮遊ゲート5か 15 [発明の効果] らトンネルSiOz膜をトンネル現象によつて通り 抜けドレイン2を経てp形Si基板1に放出され て、消去が終了する。

また、読み出しの場合は、第1図に示した従来 を省略する。

この実施例のメモリセルでは、書込み時と消去 時とにそれぞれソース側トンネルSiOz膜とドレ イン側トンネルSiOz膜とを電子がトンネル現象 SiOz膜中にそれぞれ残留する電子数の、書換え 回数に比例して増加する割合が、第1図に示した 従来例のメモリセルにおける残留電子数の増加割 合に比べて1/2になるので、書換え不能になるま 合における書換可能回数の2倍になり、メモリセ ルの寿命を長くすることができる。また、トンネ ル現象による両トンネルSiOz膜中の電子の移動 方向が一方向となり、上記従来例のメモリセルの ルSiOz膜の劣化を抑制することができるので、 メモリセルの信頼性をよくすることができる。

また、この実施例ではソース3およびドレイン 2が形成された半導体基板1上に、2つの拡散層 て形成した第1絶縁膜4cの厚さを、トンネル現 象を生じうる10ないし300Åとし、さらにその厚 みをソース3上、ドレイン2上、および半導体基 板1上の各部分で同一にしたので、基板と接触す

る部分の第1の絶縁膜の厚みがソース、ドレイン と接触する部分と同一で薄く、このため、基板と フローテイングゲート間の容盛が大きく、Væを 立ち上げたときにフローテイングゲートとソース。 トンネルSiO 膜をトンネル現象で通り抜けて浮 5 (ドレイン)との間の電位差(電界)が大きくな つて、消去が容易になり、かつフローテイングゲ ートと基板間の間隔か狭く、チヤネルに生じる電 界が大きいため、ソース・ドレイン間に大量のチ ヤネル電流を流すことができ、読み出しを高速に

> なお、これまで、nチャネル形EEPROMのメ モリセルを例にとり述べたが、この発明はこれに 限らず、pチヤネル形EEPROMのメモリセルに も適用することができる。

以上、説明したように、この発明の半導体不揮 発性配憶装置の書き込み及び消去方法はソース拡 散層およびドレイン拡散層が形成された半導体基 板上に第1の絶縁膜を介してこの2つの拡散層上 例の読み出しの場合と同様であるので、その説明 20 方にわたつてフローテイングゲートを形成し、か つその上方に第2の絶縁膜を介してフローテイン グゲートとほぼ同一幅の制御ゲートを形成し、か つ浮遊ゲートへの電荷の書き込みをソース側また はドレイン側のいずれか一方から行ない、電荷の によつて通り抜けるようにしたので、両トンネル 25 読み出しをその他方から行なうようにしたので、 上記ドレイン側トンネル絶縁膜および上記ソース 側トンネル絶縁膜中にそれぞれ残留するキャリア 数の、書換え回数に比例して増加する割合が、従 来例の場合における残留キャリア数の増加割合に での書換え回数が、上記従来例のメモリセルの場 30 比べて、1/2になるから、書換え可能回数が、従 来例のそれに比べて、2倍になり、メモリセルの 寿命を長くすることができる。また、トンネル現 象による上配両トンネル絶縁膜膜中のキャリアの 移動方向が一方向になるので、従来例の場合にお 場合における両方向であるのに比べて、両トシネ 35 ける両方向性であるのに比べて、上配両トンネル 絶縁膜の劣化を抑制することが可能となり、メモ リセルの信頼性をよくすることができる。

図面の簡単な説明

第1図は従来のnチャネル形EEPROMのメモ 2. 3 およびその間の半導体基板 1 表面にわたつ 40 リセル部を示す側断面図、第2図はこの発明の一 実施例のn チヤネル形EEPROMのメモリセル部 を示す側断面図である。

> 図において、1はp形Si基板(第1伝導形の半 導体基板)、2はn形ドレイン不純物拡散層(第


9

2伝導形のドレイン不純物拡散層)、3はn形ソース不純物拡散層 (第2伝導形のソース不純物拡散層)、4はSiO₂膜 (絶縁膜)、5はフローテイングゲート導電体層、6 c はトンネルSiO₂膜


(第1絶縁膜)、7は制御ゲート導電体層である。 なお、図中同一符号はそれぞれ同一もしくは相当 部分を示す。

10





第2図



【公報種別】特許法(平成6年法律第116号による改正前。)第64条の規定による補正 【部門区分】第7部門第2区分 【発行日】平成8年(1996)9月4日

【公告番号】特公平4-80544

【公告日】平成4年(1992)12月18日

【年通号数】特許公報4-2014

【出願番号】特願昭57-3584

【特許番号】1878212

【国際特許分類第6版】

H01L 21/8247

G11C 16/02

16/04

H01L 27/115

29/788

29/792

[FI]

H01L 29/78 371 8831-4M

27/10 434 7210-4M

G11C 17/00 307 D 7004-5L

【手続補正書】

「特許請求の範囲」の項を「1 半導体基板の主面 部に互いに所定間隔をおいて形成されたドレイン不純物 拡散層及びソース不純物拡散層と、上記半導体基板と上 記ドレイン不純物拡散層と上記ソース不純物拡散層の各 表面上にわたって形成された第1絶縁膜と、この第1絶 縁膜上に配設されたフローティングゲート導電体層と、 このフローティングゲート導電体層上に第2絶縁膜を介 して対向配設された制御ゲート導電体層とを有した不揮 発性メモリセルの書き込み及び消去方法において、上記 フローティングゲート導電体層は上記ドレイン不純物拡 散層の上方から上記ドレイン不純物拡散層及び上記ソー ス不純物拡散層間の上記半導体基板の上方を通って上記 ソース不純物拡散層の上方に達して設けられ、上記第1 絶縁膜における上記フローティングゲート導電体層直下 の厚さは10~300Åの範囲内で同一厚さとし、上記 制御ゲート導電体層に正の電位を印加するとともに上記 ドレイン不純物拡散層及び上記ソース不純物拡散層の一 方の不純物拡散層に上記制御ゲート導電体層に印加する 正の電位より低い電位を印加し、かつ、他方の不純物拡 散層の電位を上記制御ゲート導電体層に印加される正の 電位との間で上記他方の不純物拡散層側に位置する上記 第1 絶縁膜に電子の移動が生じない電界となす電位とし て、上記他方の不純物拡散層側に位置する上記第1絶縁 膜を介して上記フローティングゲート導電層への電子の 注入がなく、上記一方の不純物拡散層側に位置する上記 第1 絶縁膜を通り抜けさせて上記フローティングゲート 導電体層に電子を蓄積させ、上記制御ゲート導電体層に 接地電位を印加するとともに上記ドレイン不純物拡散層

及び上記ソース不純物拡散層の上記他方の不純物拡散層 に正の電位を印加し、かつ、上記一方の不純物拡散層の 電位を上記制御ゲート導電体層に印加される接地電位と の間で上記一方の不純物拡散層側に位置する上記第1絶 緑膜に電子の移動が生じない電界となす電位として、上 記一方の不純物拡散層側に位置する上記第1絶縁膜を介 して上記フローティングゲート導電体層に蓄積された電 子の引き抜きがなく、上記他方の不純物拡散層と上記フローティングゲート導電体層に有する上記第1 絶縁膜のトンネル現象によって上記フローティングゲート導電体層に新きを上記第1 絶縁膜のトンネル現象によって上記フローティングゲート導電体層に蓄積された電子を上記他方の不純物拡散層 に引き抜くことを特徴とする半導体不揮発性記憶装置の 書き込み及び消去方法。」と補正する。

- 2 第6欄10~11行「印加して」を「印加し、かつ、他方の不純物拡散層の電位を上記制御ゲート導電体層に印加される正の電位との間で上記他方の不純物拡散層に位置する上記第1絶縁膜に電子の移動が生じない電界となす電位として、上記他方の不純物拡散層側に位置する上記第1絶縁膜を介して上記フローティングゲート導電層への電子の注入がなく、」と補正する。
- 3 第6欄16行「印加して、」を「印加し、かつ、上記一方の不純物拡散層の電位を上記制御ゲート導電体層に印加される接地電位との間で上記一方の不純物拡散層側に位置する上記第1絶縁膜に電子の移動が生じない電界となす電位として、上記一方の不純物拡散層側に位置する上記第1絶縁膜を介して上記フローティングゲート導電体層に蓄積された電子の引き抜きがなく、」と補正する。